FPGA-數(shù)據(jù)分析儀
FPGA主控對光纖接收進(jìn)來的數(shù)據(jù)進(jìn)行恢復(fù)及解碼操作,后對恢復(fù)過的數(shù)據(jù)進(jìn)行校驗拆包處理等處理,并把數(shù)據(jù)存儲到DDR3內(nèi)存,也把數(shù)據(jù)從DDR3內(nèi)存中讀取出來,同時對讀取的數(shù)據(jù)進(jìn)行濾波、均衡等處理,把均衡后的數(shù)據(jù)通過高速接口發(fā)送給DAC芯片,DAC輸出的信號經(jīng)過調(diào)理后輸出到BNC接頭。